Intel lança Itanium com 9MB de cache

Baseado na nova arquitectura EPIC, que oferece processamento paralelo, o novo processador inaugura a quarta geração Itanium, e é capaz de processar até seis linhas de instrução independentes por ciclo.

A arquitectura EPIC do novo Madison (nome de código) será a arquitectura de referência para o futuro no Itanium e é uma evolução das arquitecturas VLIW (Very Long Instruction Word) e OO/SS. Vem trazer paralelismo explícito ao processamento de instruções: EPIC – Explicit Parallel Instruction Computing.


 


O Itanium de 9MB de cache de nível 3, recentemente lançado tem capacidade para processar até seis linhas de instrução independentes por ciclo. A velocidade de processamento é de 1,6GHz.


 


As instruções para o Madison não podem depender umas das outras, para haver processamento paralelo. Por isso é necessário que o compilador faça um trabalho prévio de identificação e agrupamento das instruções independentes.


 


“Por isso é que o código das aplicações tem de ser recompilado”, explica Antonino Albarrán. Segundo o responsável e as informações disponíveis na altura da apresentação, o novo Itanium deverá oferecer um incremento médio de desempenho na ordem dos 25% – em relação ao Itanium de 1,6 Ghz e cache de 6 MB.


 


De acordo com a Intel, as “sockets” e “pins” dos dois processadores são iguais, estando assim facilitada a substituição de um pelo outro. As novas versões de processadores mono nucleares virão em seis configurações.


 


Haverá um processador a 1,6GHz com 6 MB de cache, um a 1,5 com 4MB  de cache e dois processadores para sistemas bi-processador, a 1.60GHz, com 3MB de memória: um a 400MHz de FSB, de 99w de voltagem e outro com um FSB a 533MHz.


 


A família fica completa com um processador para ambientes que requerem baixa voltagem – 62w –, e corre a 1,3GHz, com 3MB.


 


Dados da IDC, citados por Antonino Albarràn, apontam para que o número de servidores Intel instalados tenha crescido 60%  entre o segundo trimestre de 2003 e o homólogo de 2004.


 


O estudo inclui os Xeon de tecnologia de 32 bits, e aqueles com extensão para 64bits. Ao mesmo tempo o número de servidores de tecnologia RISC, só atingiram um incremento de 15%.


 


No entanto em Setembro, o vice-presidente e director-geral do grupo de Plataformas Empresariais, Abhi Talwalkar admitia que a decisão de lançar processadores x86 capazes de computação de 64 bits deverá atrasar a adopção do Itanium e em vários meses. Em Portugal, Albarrán não considera que tenha havido grande impacto.


 


Alguns especialistas de tecnologia consideram que a Intel está a enveredar por uma estratégia reactiva que lhe pode ser prejudicial, ao dar demasiado enfoque à tecnologia de extensão para 64bits.


 


Apontam que o fabricante deveria dar mais enfoque às propriedades únicas da sua tecnologia que os concorrentes não conseguem atingir, como o software e o Itanium (em vez de tentar acompanhar a engenharia da AMD).


 


Segundo o director tecnológico da Infoworld,  Tom Yager, a Intel está certa quando diz que o Itanium traz a arquitectura para os próximos 20 anos. Pelo menos será um bom exemplo.


 


O especialista explica que o fabricante escolheu bem a arquitectura VLIW ( very long instruction word) em vez de optar pelas técnicas complicadas e falíveis dos x86 para fazer os “re-arranjos” das filas de instruções – usados para fazer optimizar o uso dos recursos das CPU.


 


Nos Itanium, cada instrução VLIW está direccionada simultaneamente e explicitamente para múltiplas unidades de execução de processamento. A execução optimizada não é da responsabilidade do processador. É do compilador, que constrói instruções para todas as operações.


 


Se o compilador fizer o seu trabalho bem, os recursos do processador estarão sempre ocupados. Por isso o técnico acha que o fabricante deve concentra esforços na evolução dos seus compiladores.


 


 


Montecito no horizonte


 


Entretanto, a Intel conta lançar no final de 2005 mais uma versão de Itanium cujo nome-código é Montecito. Virá equipado com dois núcleos, portanto será binuclear, e será capaz de disponibilizar uma cache de nível 3 até 24MB.


 


Beneficiará também de tecnologia para fazer “multithreading “ até quatro “treads” por socket. A tecnologia Silverdale possibilitará particionar o servidor por sistema operativo, de forma mais fácil e profunda.




Deixe um comentário

O seu email não será publicado